Tutorium:


Die Tutorien finden begleitend zur Vorlesung wöchentlich an folgenden Terminen statt:

  • G1-Montag: 10-12 Uhr, H 16
  • G2-Montag: 12-14 Uhr, H III
  • G3-Montag: 14-16 Uhr, H III
  • G4-Montag: 16-18 Uhr, H III
  • G5-Dienstag: 08-10 Uhr, H III
  • G6-Dienstag: 10-12 Uhr, H 16
  • G7-Dienstag: 16-18 Uhr, H III
  • G8-Mittwoch: 16-18 Uhr, H VI
  • G9-Mittwoch: 16-18 Uhr, H III
  • G10-Donnerstag: 08-10 Uhr, H III
  • G11-Donnerstag: 10-12 Uhr, H 16
  • G12-Donnerstag: 12-14 Uhr, H 16
  • G13-Freitag: 08-10 Uhr, H III
  • G14-Freitag: 10-12 Uhr, H III
  • G15-Freitag: 12-14 Uhr, H III

Anmeldung zu den Tutorien erfolgt über folgenden Link:

https://anmeldung.studiumdigitale.uni-frankfurt.de/auge/

Vorlesung:


  • Die Vorlesung findet im wöchentlichem Rythmus Mittwochs zwischen 13:00 und 16:00 Uhr c.t. im Jügelhaus - H VI statt.

Unterlagen zur Vorlesung:


  • Das Skript zur Vorlesung und die Übungsblätter werden im Moodle zur Verfügung gestellt.

Abgabe der bearbeiteten Übungsblätter:


  • Die Abgabe der Lösungen zu den Übungsblättern erfolgt ausschließlich digital (im PDF-Format) im Moodle.

Inhalt


Die Vorlesung bietet eine Einführung in den Aufbau und Entwurf digitaler Systeme. In der Vorlesung werden zunächst grundlegende Charakterisierungen von Hardwaresystemen wie analog/digital, sequentiell/kombinatorisch und synchron/asynchron behandelt und anhand von Beispielen ein erster Einblick in typische Entwurfsstrategien wie top-down oder bottom-up gewährt. Zur Motivation des gesamten digitalen Schaltungs- und Systementwurfs werden die Grundlagen der modernen Rechnerarchitektur an den Anfang der Vorlesung gestellt. Behandelt werden die grundlegenden Prinzipien der Hardware-System-Architekturen (HSA) moderner Mikroprozessoren. Es wird ein erster Einblick in die Abarbeitung von Befehlen in Prozessoren ermittelt. Beendet wird diese Einführung mit einigen Beispielen zur Assemblerprogrammierung. Die folgenden Kapitel der Vorlesung konzentrieren sich auf den systematischen Entwurf digitaler Schaltnetze und Schaltwerke. Hierzu wird in die Grundlagen der booleschen Algebra eingeführt. Die ursprüngliche Intention der Booleschen Algebra war die Beschreibung der Gesetzmäßigkeiten des menschlichen Denkens. [G. Boole 1854: "those operations of the mind by which reasoning is performed."] In der Vorlesung wird die wichtige Erkenntnis von Claude Shannon (1936) vermittelt, dass die Boolesche Algebra insbesondere auch wichtige Gesetzmäßigkeiten in Schalternetzwerken beschreibt und somit eine mächtige mathematische Grundlage für die Entwurfsmethodik moderner digitaler Systeme darstellt. Die Vorlesung vertieft den Umgang mit den Booleschen Gesetzen und wendet sie zur Optimierung von Schaltkreisen an. Der systematische Entwurf digitaler Schaltnetze(kombinatorische Schaltungen) befasst sich mit der Bedeutung verschiedener Darstellungsarten boolescher Funktionen, den Optimierungsstrategien einschließlich der zeitlichen Modellierung sowie des Entwurfs und der Analyse exemplarischer Schaltnetze in den Datenpfaden von Prozessoren. Der dritte Schwerpunkt der Vorlesung widmet sich dem Entwurf sequentieller Systeme. Dazu werden zunächst grundlegende Begriffe der Automatentheorie behandelt und anschließend die Vorgehensweise beim Entwurf sequentieller Schaltungen anhand praktischer Beispiele betrachtet. Von besonderer Bedeutung sind die Optimierung sequentieller Schaltungen auf der Basis von Zustandsreduktion, Zustandscodierung und Schaltnetzoptimierung. Die Grundlage des Schaltnetz- und Schaltwerksentwurfs münden in die Prozessormodellierung und den Prozessorentwurf auf Registertransferebene. Die Vorlesung schließt daher den Kreis zu den Organisationsprinzipien der Rechnerarchitektur, die zu Beginn der Vorlesung behandelt wurden. Den Abschluss bildet eine Einführung in eine Hardwarebeschreibungssprache. Dem grundlegenden Aspekt der Modellierung wird in allen Kapiteln der Vorlesung in besonderer Weise Rechnung getragen.

Nähere Infos zur Vorlesung findet man hier